SOI Wafers

Descrizione breve:

U wafer SOI hè una struttura di sandwich cù trè strati; Cumprendu a capa superiore (stratu di u dispusitivu), a mità di a capa d'ossigenu intarratu (per a capa isolante di SiO2) è u sustrato di fondu (silicuu in massa). I wafers SOI sò pruduciuti cù u metudu SIMOX è a tecnulugia di ligame di wafer, chì permette di strati di dispositivi più sottili è precisi, spessore uniforme è densità di difetti bassu.

Mandate un email à noi

Detail di u produttu

Tags di u produttu

Wafers SOI (1)

Campu d'applicazione

1. Circuit integratu high-vitezza

2. Dispositivi microwave

3. Circuit integratu High temperature

4. dispusitivi Power

5. Circuit integratu Low power

6. MEMS

7. Circuit integratu Low voltage

Articulu		Argumentu
In generale	Diametru di wafer 晶圆尺寸(mm)	50/75/100/125/150/200mm ± 25um
	Arcu / Warp 翘曲度(	<10um
	Particelle 颗粒度(	0.3um <30ea
	Flats/Notch 定位边/定位槽	Flat o Notch
	Exclusion Edge 边缘去除(mm)	/
Layer di u dispusitivu 器件层	Device-layer Type/Dopant 器件层掺杂类型	N-Type/P-Type B/P/Sb/As
	Orientazione di u dispusitivu 器件层晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Spessore di u dispusitivu 器件层厚度(um)	0.1 ~ 300um
	Resistività di u dispusitivu 器件层电阻率(ohm•cm)	0.001 ~ 100.000 ohm-cm
	Particelle di u dispusitivu 器件层颗粒度(	<30ea@0.3
	Device Layer TTV 器件层TTV(	<10um
	Device Layer Finish 器件层表面处理	Pulitu
BOX	Spessore di l'ossidu termale enteratu 埋氧层厚度(um)	50nm (500Å) ~ 15um
Maniglia Layer 衬底	Maniglia Tipu Wafer / Dopant 衬底层类型	N-Type/P-Type B/P/Sb/As
	Manipulu l'Orientazione di Wafer 衬底晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Maneggiare a resistenza di wafer 衬底电阻率(ohm•cm)	0.001 ~ 100.000 ohm-cm
	Spessore di Wafer di maniglia 衬底厚度(um)	> 100 um
	Maniglia Wafer Finish 衬底表面处理	Pulitu
I wafers SOI di specificazioni di destinazione ponu esse persunalizati secondu e esigenze di i clienti.