Centinaie di prucessi sò necessarii per turnà aostiain un semiconductor. Unu di i prucessi più impurtanti hèincisione- vale à dì, carving mudelli di circuiti fini nantu à uostia. U successu di uincisioneU prucessu dipende da a gestione di diverse variabili in un intervallu di distribuzione stabilitu, è ogni equipamentu di incisione deve esse preparatu per operare in cundizioni ottimali. I nostri ingegneri di prucessu di incisione utilizanu una tecnulugia di fabricazione superba per compie stu prucessu detallatu.
SK Hynix News Center hà intervistatu i membri di i squadre tecniche Icheon DRAM Front Etch, Middle Etch è End Etch per sapè più nantu à u so travagliu.
Etch: Un viaghju à a migliurà a produtividade
In a fabricazione di semiconduttori, l'incisione si riferisce à mudelli di scultura nantu à filmi sottili. I mudelli sò spruzzati cù plasma per furmà u schema finali di ogni passu di u prucessu. U so scopu principale hè di prisentà perfettamenti mudelli precisi secondu u layout è mantene risultati uniformi in tutte e cundizioni.
Se i prublemi sò in u prucessu di deposizione o di fotolitografia, ponu esse risolti da a tecnulugia di incisione selettiva (Etch). Tuttavia, se qualcosa va male durante u prucessu di incisione, a situazione ùn pò micca esse invertita. Questu hè chì u stessu materiale ùn pò micca esse pienu in l'area incisa. Dunque, in u prucessu di fabricazione di semiconduttori, l'incisione hè cruciale per determinà u rendiment generale è a qualità di u produttu.
U prucessu di incisione include ottu passi: ISO, BG, BLC, GBL, SNC, M0, SN è MLM.
Prima, u stadiu ISO (Isolazione) incisione (Etch) siliciu (Si) nantu à a wafer per creà l'area di a cellula attiva. U stadiu BG (Buried Gate) forma a linea di indirizzu di fila (Word Line) 1 è a porta per creà un canali elettronicu. Dopu, u stadiu BLC (Bit Line Contact) crea a cunnessione trà l'ISO è a linea di l'indirizzu di a colonna (Bit Line) 2 in l'area di a cellula. U stadiu GBL (Peri Gate + Cell Bit Line) creà simultaneamente a linea di l'indirizzu di a colonna cellulare è a porta in a periferia 3.
U stadiu SNC (Storage Node Contract) cuntinueghja à creà a cunnessione trà l'area attiva è u node d'almacenamiento 4. In seguitu, u stadiu M0 (Metal0) forma i punti di cunnessione di l'S/D perifericu (Storage Node) 5 è i punti di cunnessione. trà a linea di l'indirizzu di a colonna è u node di almacenamiento. U stadiu SN (Storage Node) cunfirma a capacità di l'unità, è a tappa successiva MLM (Multi Layer Metal) crea l'alimentazione esterna è u cablaggio internu, è tuttu u prucessu di ingegneria di incisione (Etch) hè cumpletu.
Siccomu i tecnichi di l'incisione (Etch) sò principalmente rispunsevuli di u mudellu di semiconduttori, u dipartimentu DRAM hè divisu in trè squadre: Front Etch (ISO, BG, BLC); Middle Etch (GBL, SNC, M0); End Etch (SN, MLM). Sti squadre sò ancu divisi secondu e pusizioni di fabricazione è e pusizioni di l'equipaggiu.
I posti di fabricazione sò rispunsevuli di gestisce è migliurà i prucessi di produzzione di unità. E pusizioni di fabricazione ghjucanu un rolu assai impurtante in a migliurà u rendiment è a qualità di u produttu per mezu di u cuntrollu variabile è altre misure di ottimisazione di a produzzione.
E pusizioni di l'equipaggiu sò rispunsevuli di gestisce è rinfurzà l'equipaggiu di produzzione per evità prublemi chì ponu accade durante u prucessu di incisione. A rispunsabilità core di e pusizioni di l'equipaggiu hè di assicurà u rendiment ottimali di l'equipaggiu.
Ancu s'è e rispunsabilità sò chjaru, tutte e squadre travaglianu versu un scopu cumunu - vale à dì, per gestisce è migliurà i prucessi di produzzione è l'equipaggiu cunnessu per migliurà a produtividade. Per questu scopu, ogni squadra sparte attivamente i so propiu rializazioni è spazii per migliurà, è coopera per migliurà u rendiment di l'impresa.
Cumu affruntà i sfidi di a tecnulugia di miniaturizazione
SK Hynix hà iniziatu a produzzione in massa di prudutti DRAM LPDDR4 8Gb per u prucessu di classa 10nm (1a) in lugliu 2021.
I mudelli di circuiti di memoria di Semiconductor sò entrati in l'era 10nm, è dopu à migliurà, una sola DRAM pò accoglie circa 10 000 cellule. Dunque, ancu in u prucessu di incisione, u marghjenu di prucessu hè insufficiente.
Se u pirtusu furmatu (Hole) 6 hè troppu chjucu, pò esse "senza apertu" è bluccà a parte inferiore di u chip. Inoltre, se u pirtusu furmatu hè troppu grande, "ponte" pò accade. Quandu u distaccu trà dui buchi hè insufficiente, "ponte" si trova, risultatu in prublemi di aderenza mutuale in i passi successivi. Siccomu i semiconduttori diventanu sempre più raffinati, a gamma di valori di dimensione di i buchi si riduce gradualmente, è questi risichi saranu gradualmente eliminati.
Per risolve i prublemi di sopra, l'esperti di a tecnulugia di incisione cuntinueghjanu à migliurà u prucessu, cumpresa a mudificazione di a ricetta di u prucessu è l'algoritmu APC7, è l'introduzione di novi tecnulugia di incisione cum'è ADCC8 è LSR9.
Cume i bisogni di i clienti diventanu più diversi, un altru sfida hè apparsu - a tendenza di a produzzione multi-produttu. Per risponde à tali bisogni di i clienti, e cundizioni di prucessu ottimizzati per ogni pruduttu deve esse stabilitu separatamente. Questa hè una sfida assai speciale per l'ingegneri perchè anu bisognu di fà a tecnulugia di produzzione di massa risponde à i bisogni di e cundizioni stabilite è di e cundizioni diversificate.
Per questu scopu, l'ingegneri di Etch anu introduttu a tecnulugia "APC offset" 10 per gestisce diversi derivati basati nantu à i prudutti core (Produtti Core), è stabiliscenu è utilizatu u "sistema T-index" per gestisce in modu cumpletu diversi prudutti. Per mezu di sti sforzi, u sistema hè statu migliuratu continuamente per risponde à i bisogni di produzzione multi-produttu.
Tempu di post: Jul-16-2024